Page 8 de 10
Torrenza est une architecture système flexible crée autour de normes ouvertes , cette architecture permet d'avoir sur un socket un puce spécialisée permet de servir à pleins de choses, cela pourrait même être une puce graphique. La fondation de torrenza bénéficie des avantages de l'architecture X86 et un écosystème combiné avec les interfaces ouvertes actuelles HyperTransport (HT) et PCI Express (PCIe). Grâce à cela Torrenza favorise la capacité de développer des co-processeurs personnalisés ou des solutions d'accélération pour des conceptions de systèmes uniques qui peuvent être modulables, flexible et rentables. 
La question de la largeur de bande entre les CPUs et les Co-processeurs a habituellement été le point de blocage principal à leur mise en pratique. Après des années sans une chose de reconnue, un connecteur conçu pour une telle extension employant l'interface HyperTransport a été présenté et est connu comme HyperTransport eXpansion (HTX). Utilisant le même connecteur mécanique qu'une ligne PCI-Express 16x (plus un connecteur x1 pour des broches d'alimentation) ou sur un socket, HTX autorise le développement de cartes d'extensions permettant un accès direct au CPU et un accès DMA pour atteindre la RAM. La carte initiale pour cet emplacement était la QLogic InfiniPath InfiniBand HCA. Le standard actuel HTX est limité à 16 bits et à une fréquence de 800 Mhz. Les normes PCIe et HT sont publiques et exigent seulement la participation au consortium PCISIG et HyperTransport, respectivement. La signification des broches des CPUs AMD est également disponible publiquement grâce à la documentation technique d'AMD. AMD, cependant, offre également une licence optionnelle qui permet d'avoir des informations sur des spécifications additionnelles au sujet de l'architecture d'AMD et un support d'ingénierie.
L'interface HT fournit un certain nombre d'avantages par rapport à l'utilisation du PCIe, quoique le PCIe inclus un certain nombre de dispositifs, tel que le changement à chaud , ce que le HT ne supporte pas. La plupart de ces fonctionnalités ne seraient pas utilisées par un processeur dans une configuration système hétérogène ; tandis qu'une faible latence et une grosse bande passante sont les dispositifs en général critiques pour les solutions co-processeur. HT sur la génération actuelle de CPUs AMD offre une largeur de bande maximale de 8GBps par lien, avec une latence dans la gamme de 100ns, comparée à la largeur de bande maximale d'une configuration de x16 PCIe de 5GBps et une latence importante de 750ns selon le jeu de puces et la taille de paquet. Le résultat est près d'un delta de 40% dans la largeur de bande et d'un delta de 90% dans la latence. Le support du PCIe cependant autorise , la compatibilité avec n'importe quel microarchitecture de processeur x86 actuellement disponible, des solutions proposé par d'autres fournisseurs, et des applications qui n'exigent pas le même niveau de performance.
AMD travaille avec le Consortium HyperTransport et PCISIG pour améliorer les spécifications pour l'utilisation des co-processeurs et accélérateurs via l' interface HT ou PCIe. Puisque la majorité des périphériques connectés au HT sont énumérer comme périphériques PCIe, des normes pour les deux interfaces sont développées dans le PCISIG. Un avantage principal que possède AMD avec son interface HT est sa présence dans le consortium HyperTransport qui assure une faible latence, haute performance avec la bande passante tandis qu'AMD ajoute des fonctionnalités additionnelles compatible avec les autres interfaces dans les futures révisions. Torrenza crée également quelques défis techniques, incluant le support d'une méthode de communication entre les éléments du processeur pour l'exécution de code, le partage de la mémoire et/ou les données, et le support de fonctionnalités pour la plateforme comme virtualisation, sécurité, et gestion de l'énergie. Tous ceci doit être supporté par un logiciel ou un firmware. La première étape critique est communication entre les éléments de traitement. Avec des éléments coprocesseurs comme des architectures non-x86, une méthode commune de communication entre les processeurs doit être établie. Différentes méthodes peuvent être utilisées pour atteindre ce but, comme l'intégration d'un IP block sur le coprocesseur pour exécuter ou convertir les instructions X86, l'utilisation d'une couche application pour fournir des possibilités de programmation communes, l'utilisation d'une machine virtuelle pour faire fonctionner le coprocesseur sur une partition séparée, ou de nouvelles instructions et/ou commandes communes permettant communiquer entre les éléments hétérogènes. Bien que toutes ces solutions soient possibles avec torrenza, AMD recommande l'utilisation de commandes communes pour faire circuler l'information entre les éléments de traitement. AMD travaille en collaboration avec les concepteurs de BIOS comme AMI et Phoenix pour que les coprocesseurs puissent être reconnus et configurés. Un risque important pour torrenza est le défi de mobiliser un écosystème entier composé de logiciel , silicone et vendeurs de systèmes pour satisfaire les demandes du marché d'une façon rentable.
| Commentaires |
|
Seul les utilisateurs enregistrés peuvent écrire un commentaire!
Powered by !JoomlaComment
