Page 4 de 10
SSE128 est une série d'extensions destinées à accélérer les vecteurs arithmétiques. C'est-à-dire, il accélère l'arithmétique qui opère sur de multiples valeurs simultanément, comme SIMD. (Le terme vecteur vient du fait qu'il utilise comme un synonyme pour les matrices arithmétiques dans laquelle les valeurs présentées dans une rangée bidimensionnelle sont sujettes toutes à la même opération arithmétique.) L'arithmétique vectorisée est le type le plus employé couramment dans le multimédia, le traitement audio, et le chiffrage. Le nom SSE128 souligne que ces extensions ne sont pas simplement une collection de nouvelles instructions qui résolvent un sac de noeuds de problèmes, mais plutôt ils sont une collection cohésive de dispositifs conçus pour augmenter les possibilités 64-bit courantes à 128 bits. 
La plupart des changements majeures du barcelona étaient dirigés par un changement majeur : qu'est ce qu'AMD appelle SSE128. Dans l'architecture K8, AMD peut exécuter deux opérations SSE en parallèle , cependant les unités d'exécution du SSE est seulement un pas de 64-bits. Pour les opérations du SSE 128-bit , le K8 décompose celui-ci en deux opérations de 64-bit. Ce qui veux dire qu'au moment de cherché une instruction SSE 128 bits, elle est en premier décodé en deux micro-opérations(les Micro-opérations, souvent appelées micro-ops, sont essentiellement la plus petite action effectuée par le processeur sur le résultat d'une instruction. Des instructions sont décomposées en micro-ops pendant une étape de pipeline nommée décodage ; et ces micro-ops sont ce qui est exécuté réellement par les unités d'exécution de processeur.) (une pour chaque moitié 64-bit de l'instruction), de ce fait cela prend plus de temps pour une simple instruction.
Le barcelona élargit les unités des instructions pour la gestion des opérations SSE en passant de 64 bits à 128 bits, le K10 n'a pas besoin d'exécuter deux opérations 64 bits pour une opération SSE 128 bits. Ceci signifie également , que cela devient plus utilisable comme largeur de décodage depuis les instructions SSE 128 bits. Le planificateur de virgule flottante peut maintenant effectuer aussi des opérations SSE 128 bits.
À la différence de l'architecture qui se trouve dans les processeurs RISC qui emploient une taille d'instruction de longueur constante, les instructions dans les processeurs x86 sont de taille variable. Certaines sont très courtes (un octet simple) d'autres sont trés grandes. Parmi les instructions plus grandes ce sont les extensions SSE. Afin de garder ce nouveau moteur d'exécution SSE 128 vorace fonctionnant à pleine capacité, AMD a augmenté la largeur de bande de recherche de l'instruction. Cette largeur de bande représente la capacité de déplacer des instructions du cache dans le pipeline d'exécution. Actuellement, le processeur peut chercher 16 bytes d'instructions par cycle. Avec le barcelona, il a été élevé à 32 bytes/cycle. Cela permet d'améliorer les accès au cache, ce dispositif améliore les performances du CPU sans prendre en compte si les fonctionnalités SSE128 sont utilisées.
| Commentaires |
|
Seul les utilisateurs enregistrés peuvent écrire un commentaire!
Powered by !JoomlaComment
