Page 3 de 10
L'architecture système du K8 est déjà tout à fait bonne. Les deux problèmes majeurs pour les systèmes d'AMD étaient l'absence de CPUs quadri-core et de pauvre performances pour les serveurs à huit sockets. Le seul point sur lequel AMD a le plus insisté pour le Barcelona est qu'il intègre un CPU à quatre coeurs, le barcelona arrive à parité avec la série de Xeon 53xx d'Intel. Le Xeon 53xx, qui porte le nom Clovertown, est réellement une paire de processeurs dual core Woodcrest dans un multi-chip package (MCP). Ces processeurs communiquent grâce au front-side bus, plutôt que par un bus sur la puce ou des caches. En revanche, AMD a opté pour une approche ou le cache est partagé , où le dernier niveau de la cache, le L3 est utilisé par chacun des quatre cores. Le schéma ci-dessous compare la révision F de l'opteron , barcelona et le prochain Intel Clovertown à 3GHz.
Les architectes qui ont conçu le barcelona ont optés pour un MPU entièrement intégré. Un dispositif monolithique fournit finalement des performances plus élevé, particulièrement pour les charges de travail sensibles au largeur de bande qui ne tirent pas bénéfice du cache, tel qu'un HPC ou l'exploitation de données. Cependant, comme aucune décision d'ingénierie n'arrive sans différences.
Tout d'abord, l'intégration complète de toute chose est une décision qui doit être prise au début du projet. Une approche MCP prend moins du temps et peut employer un produit existant en le modifiant légèrement ; d'une manière plus importante, ces changements peuvent être faits plus tard dans le cycle de conception. Les dispositifs monolithiques ont également des rendements inférieurs, car une taille du die plus grande signifie peu de matrices par wafer, et par conséquent les défauts aléatoires ont un plus grand impact. Cependant, il y a des techniques de conception qui laisseront un MPU avec un core lent et un core rapide fonctionnant à fréquence réduite, mais avec une énergie inférieure. Les MPUs monolithiques sont également plus difficiles à fonctionner à la fréquence donnée, puisque pour fonctionner à une vitesse donnée, chacun des quatre cores doit excéder cette cible avec la dissipation appropriée de puissance. Tandis que le département marketing d'AMD aime afficher leur approche en tant que vrai ou native design du quadri-core, la vérité est que les deux approches sont également valides ; un fait a tardivement reconnu par certains des propres cadres d'AMD. Le Clovertown d'Intel est un CPU quadri-core. Les systèmes d'exploitation identifient le Clovertown comme quatre processeurs, et il offre certainement un rendement plus élevé pour beaucoup d'applications qu'un MPU dual core. Cependant, il est également vrai que dans la plupart des situations les performances vont en faveur d'un CPU totalement intégré.
Dans le cas du Barcelona, les avantages d'une plus grande intégration ont été augmentés par une attention particulière à la largeur de bande d'entrée-sortie. Les contrôleurs mémoire du Barcelona ont reçu une révision importante. Le changement le plus évident est que chaque contrôleur supporte les transactions 64B indépendantes, plutôt qu'une simple transaction 128B à travers les deux contrôleurs . Depuis que la DDR2 reste à 32B, ceci améliore l'efficacité de la commande. Cependant, en utilisant la DDR3, l'efficacité de commande chutera parce que la longueur doublera à 64B. Le facteur prédictif emploie des historiques d'accès et des pages d'accès à travers des banques pour décider si il y a besoin de garder la page ouverte pour améliorer l'exécution, ou fermer la page pour réduire la consommation électrique. Pour finir, Barcelona introduit une vérification d'erreurs, qui s'assure que si une erreur de 2 bits est détectée par ECC, elle est contenue et elle affecte seulement le processus qui accéder à celui-ci en premier, plutôt que de se planter ou corrompre le système entier.
Tandis que les processeurs Opteron à la révision F supportaient la DDR2, il y avait peu d'avantage de performances éventuel. Pour tirer profit réellement de la largeur de bande disponible pour la DDR2, une demande plus profonde et des files d'attente de réponse sont nécessaires ; ces changements n'ont pas été faits dans la révision F, mais sont présents dans le Barcelona. AMD a également présenté un buffer d'écriture d'entrée 16-20 dans le contrôleur de mémoire , de sorte que les écritures peuvent être reportées, évitant l'utilisation du bus inutilement. Pour finir, les contrôleurs de mémoire supportent maintenant les prefetchers DRAM qui partagent le buffer d'écriture et peuvent détecter des pas positifs et négatifs. Les versions de serveur du Barcelona supporteront la DIMM avec registres jusqu'à 667MHz , et les versions pour bureau fonctionneront avec une DDR2 à 800 Mhz plus rapide.
| Commentaires |
|
Seul les utilisateurs enregistrés peuvent écrire un commentaire!
Powered by !JoomlaComment
